瞄準智慧高效、低耗能的IoT場景，「睿思芯科」基於RISC-V架構開發AI晶片

微處理晶片整合有什麼部件

作者：汝晴、子月

在晶片安全、自主可控備受國人關注的當下，一個完全開源，沒有專利授權限制的指令集架構RISC-V的關注度不斷提升。越來越多的中國創業公司將目光投向RISC-V晶片的設計和開發，以期在物聯網、AI等新興市場取得突破性發展。

36氪近期接觸到的「睿思芯科」就是一家提供RISC-V開源生態對應領域高階核心處理器解決方案的公司。該公司成立於2018年，總部位於深圳，在全球有美國矽谷、深圳、成都等多個辦公室。公司基於RISC-V指令集，自主研發了超低功耗邊緣AI晶片SoC、AI晶片IP核以及相關的軟硬體一體化解決方案。同時，睿思芯科是RISC-V國際開源實驗室的重點合作企業之一，該實驗室由RISC-V奠基人David Patterson創立，聚焦RISC-V開源指令集CPU生態領域研究。

據介紹，睿思芯科的產品主要針對AIoT的應用場景需求，IP核為超低功耗AI處理器IP核，SoC包括超低功耗32位MCU和高能效64位多核異構AI處理器。

其中，超低功耗AI處理器IP核包含獨立設計的1個32位RISC-V核心「RV32IMFC」和AI向量加速核，主要面向AIoT行動式、可穿戴裝置等低功耗終端智慧裝置應用場景，比如TWS藍芽耳機、智慧音訊眼鏡等。效能方面，該核心在神經網路AI加速和音訊演算法處理方面的表現，與當下主流的高階音訊DSP（數字訊號處理）相比有競爭力。自主設計的RISC-V CPU，在通用CPU效能基準測試中，對比幾款不同的主流RISC-V開源晶片，效能普遍超出50%以上。

在SoC方面，睿思芯科已經發布了單核32位MCU「Pygmy-E」和64位多核異構AI晶片「Pygmy」，分別針對高效、低耗能的IoT場景，比如家電互聯、電池供電等和高能效的AI場景，如智慧音箱、袖珍無人機、掃地機器人等。

如今，睿思芯科也已經與多家行業大客戶合作並開始進行晶片的場景落地。“落地於主流產品對於晶片自身的打磨和提升也非常有利。”睿思芯科創始人兼CEO譚章熹說，“睿思芯科專注於做‘高階’RISC-V，即在特定場景中功效比低，能效高的晶片。我們的邏輯是用RISC-V做Arm做不了的事情，而不是當Arm的廉價替代品。要實現這樣的目標，與大客戶合作就十分必要。”

而之所以能與行業頭部企業合作，得益於睿思芯科的核心競爭力：

晶片研發無底層技術限制。睿思芯科創始團隊來自於UC Berkeley RISC-V 原創專案組，譚章熹師從最早提出RISC的David Patterson教授。RISC-V指令集架構完全開放，使用者可以隨意使用RISC-V的程式碼而無需支付授權費用；也可以在原始碼上自由修改，幾乎不受任何限制，完全自主可控。在CPU系統架構，也由睿思芯科自主研發，在低功耗方面進行了最佳化。

兼顧軟硬體一體化設計。睿思芯科不僅自主設計晶片，同時在晶片演算法上也有研究，在指令集架構和微架構上結合AIoT場景及演算法進行設計，透過軟硬體一體化的向量指令集對AI/DSP演算法進行硬體加速，執行效能和效率更高。除了能夠對神經網路AI演算法進行加速，還能對傳統的音訊、影象等演算法進行加速，單晶片方案即可滿足多場景應用，可以節省硬體和開發成本。

擁有完善的開發工具平臺，可滿足使用者定製化需求。睿思芯科擁有端到端的工具平臺，支援指令定製化，透過向量自動化的工具鏈、友好的整合開發環境、端側AI框架支援等，提供更高效能、更低功耗的邊緣端晶片產品，能夠節省大量手工最佳化時間，幫助使用者降低運營、維護和更新成本。

同時，基於RISC-V開源標準，睿思芯科預留了自定義指令集，CPU設計方案高度可定製化，能夠基於應用場景進行指令集層面的最佳化。同時，在AI應用方面，睿思芯科產品內建的向量加速指令搭配自動向量化的工具鏈以及AI框架，可以實現不同AI演算法在ASIC硬體中的無縫適配，加速產品面世時間。

譚章熹表示，客戶在選擇晶片廠商時，看重的不僅是目前其產品的效能水平，還包括是否能夠在現有技術基礎上迭代、未來是否還能實現增長和拓展。

“晶片IP核心以及微架構研發的技術含量極高，行業中擁有晶片研發能力的研究團隊和企業並不多。目前，移動端CPU架構幾乎都屬於Arm，但由於Arm指令集的封閉生態，企業想要深度最佳化，只能購買Arm獨家的架構授權。而有能力購買Arm架構授權的高階客戶，全球也不過十數家。”譚章熹告訴36氪，“但基於RISC-V指令集的開源生態，睿思芯科根據應用場景或是客戶的定製化需求，進行指令集級別的深度最佳化，實現技術上不斷迭代。”

而在市場增長上，譚章熹認為未來市場的增量不一定都是在新興市場上，在原有市場的產品更新換代速度的提高，以及對同一產品，或者說同一場景，更高、更個性化的需求都能帶來市場的增長。比如耳機，此前就被認為是功能非常簡單的傳統電子裝置，如今內建了CPU，增加了更多感測器，迭代週期開始大幅縮短，又有了新的市場爆發。

“RISC-V架構下，企業無需支付高額的架構授權費用，就可以進行定製最佳化，實現完全自主可控。在這種情況下，更多企業，會根據自己所積累的特定領域的知識和經驗，提出專屬最佳化需求。隨著定製化需求的增加，將會產生與Arm時代不同的高階IP定製需求市場。”譚章熹說。

未來，睿思芯科計劃進一步引進處理器設計、軟硬體一體化設計等方面的人才，開拓中國本土市場。

團隊方面，睿思芯科創始團隊來自於UC Berkeley RISC-V 原創專案組。睿思芯科創始人兼CEO譚章熹，師從圖靈獎得主David Patterson （大衛·帕特森教授最早提出了“精簡指令集”RISC體系），是清華-伯克利深圳研究院兼職教授，在快閃記憶體和硬體加速器領域擁有20多項專利；睿思芯科副總裁王衛，曾在Juniper Networks、Bay Networks任職。團隊成員多數擁有世界知名高校碩博背景和頂級半導體企業多年專業經驗。

相關閱讀：

睿思芯科推出基於RISC-V的64位可程式設計終端AI晶片Pygmy

完全開源、無專利掣肘，「RISC-V」會是晶片自主的關鍵解嗎？ | 年度行業研究