DCDC轉換器PCB佈局，第3部分

作者：晶片模組網

購買理由

DC/DC功率變換器領域的一個重要創新是實現越來越高的密度設計。在推動佔地面積更小的解決方案的過程中，設計人員現在專注於可用的功率密度，以從轉換器電路中提取單位面積或體積的最大功率。由於電源轉換器是整個解決方案中至關重要且無處不在的部分，因此經過深思熟慮的印刷電路板（PCB）佈局代表了提高密度的機會，同時還提供了額外的系統級優勢。電磁干擾（EMI）就是一個例子，在產品設計和認證過程中，這是一個越來越令人煩惱的問題。緊湊、最佳化的功率級佈局在排放和抗擾性方面提高了EMI。

在這個由三部分組成的系列［1］中，我用逐步的方法討論了快速開關DC/DC轉換器的PCB佈局注意事項。第1部分中的步驟1和步驟2檢查了PCB層堆疊，並確定了轉換器的高di/dt電流環和高dv/dt電壓節點。第2部分中的第3步和第4步回顧了功率級和控制IC元件的放置，以實現最佳開關以及熱和EMI效能。在這最後一期中，我將介紹步驟5和6：柵極驅動器、電流感測和反饋網路的關鍵走線路由；並回顧了多層PCB基板的電源和接地平面設計以及接地分離技術。有關DC/DC轉換器PCB佈局準則的完整摘要，請參見表1。

步驟5：路由MOSFET門驅動器，電流感應，反饋和其他關鍵痕跡

瞭解柵極迴路和共源寄生電感

MOSFET開關行為以及波形振響、開關損耗、器件應力和EMI的後果與器件封裝和PCB佈局連線引起的開關回路和閘電路的寄生電感密切相關［2，3］。從圖1中，我們需要認識到柵極驅動電路佈局中產生的兩個寄生電感的作用。

圖1：syncet寄生導通導致相位腿配置中不受歡迎的直通。這與開關節點電壓產生的位移電流dv/dt （a）和體二極體反向恢復電流產生的負誘導源電壓di/dt （b）有關。

LG是柵極迴路的自感，包括來自MOSFET封裝和PCB走線路由的集總貢獻，LS是漏極和柵極電流路徑共享的共源或互感［4，5］。如圖1所示，控制MOSFET （CtrlFET）的共源電感LS1增加了開關損耗，因為主迴路的di/dt產生了一個負反饋電壓，阻礙了門源電壓的上升和下降。在體二極體反向恢復過程中，共源電感LS2導致同步MOSFET （syncet）的雜散導通。

最小化閘電路寄生電感

前面我在第1部分和第2部分討論了4開關降壓升壓變換器［5］的頂層和底層佈局。圖2、3顯示了該PCB的內層藝術品。

柵極驅動跡線從控制IC到位於第3層和第4層的四個mosfet，保持儘可能短和直接，以減少柵極電感。開爾文連線將柵極驅動回線直接連線到各自的MOSFET源端子，最大限度地減少共源電感。低側MOSFET柵極的返回電流在GND平面上驅動流回IC的PGND引腳。為了最小化柵極環路面積，柵極和源走線採用20mil走線寬度作為差分對並排佈線。

柵極迴路寄生電感也增加了重新整理引導電容器所需的時間。當syncet具有較短的傳導時間時，這對於高佔空比操作條件尤其重要。圖1用綠色突出顯示引導電容重新整理電流路徑。

路由電流和電壓感測痕跡

圖3a顯示了電流檢測作為從分流電阻到IC電流檢測輸入的緊密耦合差分對路由的跡線。分流器上的開爾文感應對精確度至關重要。保持邊界確保與檢測返回跡相關聯的通孔與GND平面隔離，並且電流檢測濾波器元件位於儘可能靠近IC的位置。

圖3b顯示了在實現最精確調節的點上的VOUT檢測位置，通常在電流流向負載之前的堆疊的最低層。VIN和VOUT感測跡線對GND是低阻抗的，但仍然容易受到轉換器的高di/dt環路的影響。

步驟6：電源與GND平面設計；單點接地

對於高密度佈局，設計人員需要特別注意使用盡可能少的通孔進行訊號佈線，特別是在大電流傳導路徑內。這避免了“瑞士乳酪效應”，即PCB堆疊中的所有層都被大量的通孔穿孔，增加直流電阻並損害熱和EMI效能。正如［6］中提到的，許多PC板問題可以追溯到訊號返回路徑不連續，從而導致共模電流和輻射發射。如果返回路徑沒有被GND平面上的間隙或槽中斷，高頻訊號將沿著跡線傳導到負載，然後由於相互耦合而立即返回到跡線下面。

由於所有電容僅在自諧振頻率範圍內有效解耦，因此很難實現從VIN和VOUT到PGND的寬譜解耦分佈。透過將VIN和VOUT平面堆疊在PGND平面上方或下方，多層PCB被用作低等效串聯電感（ESL）電容器。在降壓-升壓變換器的示例佈局中，VIN和VOUT銅多邊形位於頂部和底部，為功率端子提供低阻傳導路徑（第2部分）。然後，PCB的內層在GND電位處填充儘可能多的銅，如圖2，3所示。AGND和PGND在原理圖中通常用兩個不同的接地符號表示。AGND和PGND之間只需要一個連線點，通常在IC的外露熱墊（DAP）處。