元器件科普 | 如何進行晶體負載電容的除錯

晶體為什麼需要外接電容？

晶體的負載電容是晶體的一個重要引數。負載電容就是晶振起振的電容，這個負載電容決定著晶體是否可以在產品中正常起作用，外面並聯的電容與晶體內部電容值相等，就可以讓晶振發出諧振頻率了。如下圖是一個25MHz晶振的規格引數，其中負載電容的標稱值15pF。所以這就要求在電路設計時引數選型時按照15pF的需求去設計。

如何選取正確的負載電容值？

如下是晶體與負載電容以及晶片的連線圖，可以看出來晶體是連線了兩個負載電容，此處可能會產生兩個誤解：一個是晶體標註的負載電容是15pF，則兩個電容都需要為15pF。另外一個是兩個電容之和要和規格書中的標註的值相同，這些都是不正確的。

從下圖可以看出來兩個電容是並聯關係，晶體的負載電容值的確定除了要考慮兩顆電容並聯後的結果以外，還要考慮板上的寄生電容的影響，根據經驗會按照3-5pF進行補償計算，實際還是要以測試實際測量輸出頻率的偏差來進一步調整負載電容的大小，兩個負載電容的大小不要求值完全一樣。

如下表格是按照寄生電容3pF進行計算的，比如，負載電容要求是15pF時，推薦選擇C1和C2分別為24pF，並聯後的值時12pF，再加上板上的寄生電容3pF，這樣對於晶體來說就是12pF+3pF=15pF，剛好滿足晶體規格書中的要求。

以上只是基於理論的計算，具體實際引數的選取還需要考慮一些細節因素，下面進行負載電容除錯的介紹。

如何對晶體電路負載電容進行除錯？

理想往往和現實是有一定差距的，極少的情況是能夠根據理論計算就能把電容的負載電容確定下來，特別是適合批次生產的引數。往往都是要經過反覆的除錯測試才能最終確定下來。

在實際除錯測試過程中用示波器對晶體輸出波形進行測量時，如果發現實際輸出頻率高於標稱輸出頻率值，比如標稱值是25MHz、頻率精度是±10ppm的晶體，那麼實際的輸出頻率在24999750Hz~25000250Hz範圍內都是合格的。

如果實際測量出來的頻率值低於誤差範圍最低值，那麼此時透過稍微減小負載電容值可以使晶體輸出波形頻率升高。同樣，如果實際測量出來的頻率值高於誤差範圍最高值，那麼加大負載電容可以使晶體輸出頻率降低。

可能很多人都會遇到這樣的問題，特別是在多片板子除錯一致性時。比如，在板子1上實際測量晶體輸出的波形頻率是0ppm的偏差，然後板子2上使用相同引數的負載電容，結果實際測量輸出波形的頻率有+12ppm的偏差。那麼導致這樣的偏差是什麼原因呢？

如之前所講，晶體的頻率誤差是±10ppm，這個是指在理想的條件下的標稱精度，晶體由於自身的結構誤差會導致的輸出頻率誤差，是代表晶體自身本體的輸出精度，也是晶體廠商出廠時能夠保證每一片晶體的精度。所以當在除錯時，一般可能會很少有人單獨對晶體的輸出頻率誤差做測試，一般預設拿到的晶體是合格的，並且可能還預設當前除錯用的晶體頻偏就是0ppm，然後基於當前晶體進行負載電容的匹配除錯，最終將確認的負載電容引數複製到其他板子上，在這個過程中就忽略了晶體本身誤差的問題。

比如板子1上使用的晶體實際自身的頻偏是-5ppm，然後經過負載電容的匹配除錯，將實際量測的結果定在了0ppm，那麼如果第二片板子上實際使用的晶體本體是+7ppm的偏差，那麼板子1上的負載電容引數使用在板子2上後，很大機率實際測量輸出頻率會是+12ppm。

如何才能規避這種問題呢？

這就要求研發工程師在除錯晶體負載電容時，需要用晶體本體的頻偏是0ppm的晶體（也被稱為“標金”）進行除錯，然後在使用晶體本體頻偏為-10ppm，和+10ppm的晶體進行驗證，確認不同偏差的晶體，實測結果的偏差是否一致？比如，相同的負載電容引數，在0ppm晶體上測量結果是+1ppm，那麼使用-10ppm的晶體時，理想的結果是測量的實際頻率誤差為-9ppm；+10ppm的晶體時，理想的結果是測量的實際頻率誤差為+11ppm；而且除錯樣本數不能低於5片板子，以免焊接原因導致的誤判。

除了以上除錯時需要注意的事項，如下也是設計中需要注意的：

一定要按晶體廠商所提供的數值選擇外部元器件。

負載電容越大，其振盪越穩定，但是會增加起振時間。

應使Cload2值大於Cload1值，這樣可使上電時，加快晶振起振。

測量輸出波形出現削峰、畸變時，可以透過串聯一個幾十k到幾百k負載電阻解決。

如果要穩定波形，則可以透過並聯一個1M到10M的反饋電阻。